Tabla de contenidos
Artículos
 |
Caracterización de un aislador óptico de fibra insensible al estado de polarización | |
| César Ayala D., Diana Tentori S. |
 |
Ubicación consciente de la privacidad en aplicaciones de e-Salud | |
| María de los Ángeles Cosío León, Juan Iván Nieto Hipólito, Jesús Luna García |
 |
Sistema de correlación digital invariante a rotación aplicado a la identificación de modelos de automóviles | |
| Selene Solorza C., Josué Álvarez Borrego |
 |
Implementación en hardware del estándar de encriptación avanzado (aes), en una plataforma fpga, empleando el microcontrolador picoblaze™ | |
| J. Fernando Piñal M., Ricardo Álvarez G., Alba M. Sánchez G. |
 |
Alternativa para generar bases de datos de pacientes post-infartados: electrocardiógrafo de alta resolución | |
| Roberto López A., Marco A. Reyna C., Miguel E. Bravo Z., Ramses A. Salazar Q. |
 |
Modelado de canal inalámbrico OFDM, hacia las comunicaciones 4G | |
| Miguel Angel Del Valle Diego, Rogerio Enríquez Caldera, Juan Manuel Ramírez Cortés, Jorge Martínez Carballido |
 |
Implementación en hardware de un svpwm en un sofá-core nios II parte II: algoritmo del svpwm | |
| Jorge Rivera, Susana Ortega, Juan J. Raygoza |
 |
Sistema Digital de correlación invariante aplicado a la comparación de dos fuentes de letras | |
| Ángel Coronel Beltrán, Josué Álvarez Borrego |
 |
Reconocimiento de caracteres basado en firmas vectoriales | |
| Jesús R. Lerma A., Josué Álvarez B. |
 |
Algoritmo para optimizar y diseñar un filtro adaptativo de correlación | |
| J. Angel González F., Josué Álvarez B, Francisco E. Martínez P., J. Ignacio Ascencio L. |
 |
Sistema de reconocimiento automático de objetos | |
| Ariel Padilla Ramírez, Josué Álvarez Borrego |
 |
Implementación en hardware de un sumador de punto flotante basado en el estándar IEEE 754-2008 | |
| Juan José Raygoza P., Susana Ortega C., Miguel A. Carrazco, Adrian Pedroza C. |
 |
Implementación en hardware de un SVPWM en un Soft-Core Nios II. Parte I | |
| Juan José Raygoza P., Susana. Ortega C., Carlos A. Chirino G., Jorge Rivera D. |
 |
Microprocesador didáctico de arquitectura RISC implementado en un FPGA | |
| Víctor H. García Ortega, Julio C. Sosa Savedra, Susana Ortega S., Rubén H. Tovar |
 |
Tutorial para el modelado de un bloque acelerador de video utilizando system generator | |
| Juan J. Raygoza P., Susana Ortega C., Alí Piña R. Piña R., Julio C. Sosa S., A. de la Mora |
 |
Técnica de interacción para la estabilización de robots virtuales con comportamiento dinámico | |
| Ulises Zaldívar C., Diego Murillo Campos ... |
Revista anual indexada en DOAJ, Latindex y Redalyc con arbitraje internacional auspiciada por: UNIVERSIDAD DE GUADALAJARA
