Implementación en hardware de un SVPWM en un Soft-Core Nios II. Parte I

Resumen

Este artículo expone la implementación en hardware de una modulación por ancho de pulsos en un espacio vectorial en un soft-core embebido Nios II. La utilización de dispositivos reconfigurables otorga flexibilidad en el diseño y otras mejoras en términos de consumo de potencia con la ayuda de herramientas de software que permiten hacer más eficientes los algoritmos. Se presenta la configuración de un procesador embebido Nios II en su modo estándar implementado en hardware sobre una FPGA Cyclone II de la familia de Altera, una de las ventajas del soft-core embebido Nios II es que podemos efectuar cálculos que contengan números del tipo flotante, esto nos sirve para realizar las operaciones trigonométricas requeridas por el algoritmo de modulación por ancho de pulsos en un espacio vectorial. El algoritmo es descrito en lenguaje C++ mediante una aplicación software también de la familia de Altera. La solución nos brinda buena precisión en los cálculos matemáticos y entre los resultados obtenidos se muestra la gráfica de ocupación del dispositivo Cyclone II para la implementación del soft-core embebido, así como tabla de tiempos medidos en simulaciones con modelsim y tabla de valores correspondientes a las seis salidas del SVPWM realizado en el Nios II y que se leyeron con ayuda de un analizador lógico en tiempo real.